Advanced Packaging bedeutet, Dies und SMT-Bauelemente zu sogenannten System-in-Package (SiP)-Anwendungen zu kombinieren, sie in Kavitäten im Prozess der Leiterplattenfertigung einzubetten (sog. Embedded PCB) oder die Kontakte von Dies über Wafer-Level-Fan-Out (WLFO)- oder Panel-Level-Fan-Out (PLFO)-Prozesse auffzufächern Ziel ist es, mehr Funktionen auf immer kleinerem Raum unterzubringen, und dies bei schnellstmöglicher Marktreife.
Da die Nachfrage nach immer kleineren IoT-Geräten, Sensoren, Leistungsmodulen und medizinischen Geräten steigt, entdecken immer mehr Hersteller und Branchen das Potenzial dieser Technologie – und wollen daher mehr Leistung und Produktivität mit ihren Fertigungsanlagen erzielen. Genau hier kommt ASMPT ins Spiel: mit unserem Portfolio an fortschrittlichen Packaging-Lösungen.
Neue Anwendungen in der Elektronik treiben die Fortschritte in der Miniaturisierung, Bauteildichte und Modularisierung voran, während der Kostendruck immer weiter steigt. Als Reaktion darauf greifen Halbleiterhersteller und Auftragsfertiger immer mehr auf fortschrittliche Packaging-Technologien wie Fan-out Wafer Level und Fan-out Panel Level Packaging (FOWL/FOPLP) zurück. Diese Formate werden zunehmend mit 3D- und SiP (System-in-a-Package)-Technologien kombiniert, wodurch die Möglichkeit entsteht, Mikroelektronik mit mehr Funktionsdichte sowie hervorragenden elektrischen und thermischen Eigenschaften zu entwickeln. Fortschrittliche Packaging-Technologien sind äußerst komplex und erfordern Fertigungsmethoden mit außergewöhnlicher Präzision in allen Prozessschritten. Eine enge Kontrolle und Optimierung aller Parameter stellen sicher, dass Qualität und Ertrag auch bei hohen Stückzahlen auf das geforderte Niveau gebracht werden können. Dieses Ergebnis kann nur mit ebenso präzisen wie effizienten Fertigungsanlagen erreicht werden.
Es heißt "Daten sind das neue Öl", und daraus ergeben sich neue Anforderungen an die Elektronik zur Datenerfassung, -kommunikation und -analyse. Die Basis für Kommunikation liegt im Aufbau von 5G-Mobilfunknetz, sowie in integrierten, leistungsfähigen und stark miniaturisierten Kommunikationsmodulen.
Dieser Integrationsgrad wird durch die Kombination vieler heterogener aktiver und passiver Komponenten zu einem SiP mit Technologien wie Active Embedding oder mehrschichtigen, dreidimensionalen Strukturen erreicht. Um diese Prozess zu ermöglichen bietet ASMPT eine große Auswahl an verschiedenen Die & Flip-Chip Bonder, um jede Ihre Packaging-Anforderungen zu erfüllen: Von Highest Speed Chip und SMD Bestückung, wie der SIPLACE TX micron, sub-micron Die-Bonding, wie der AMICRA NANO oder auch präzise Die & Flip-Chip Bonder.
Miniaturisierung und Modularisierung, zwei wichtige Trends im Halbleiter-Packaging, sind weiterhin die treibende Kraft, um den Bedarf einer neuen Generation von Geräten zu bedienen, die aus der Einführung von 5G, Internet of Things und anderen mobilen Geräten besteht. Advanced Packaging-Technologien, wie z. B. eingebettete Dies, die in großen Panels verarbeitet werden können und eingebettete funktionelle Module enthalten – sowohl passive Bauelemente als auch aktive Dies – haben sich als passende Lösung herauskristallisiert, um die Anforderungen nach größerer Flexibilität, schnellerer Markteinführung und niedrigeren Kosten zu erfüllen.
SIPLACE CA (Chip Assembly) ist die Lösung, die große und dünne Substrate verarbeiten und eine beträchtliche Anzahl unterschiedlicher Arten von Dies und passiven Bauelementen auf engem Raum platzieren kann, um das erwartete Wachstum für Module und das Streben nach höherer Leistung und zunehmender Funktionalität innerhalb dünnerer Formfaktoren in eingebetteten SIP-Lösungen zu erfüllen.
In der Vergangenheit arbeitete die Halbleiterindustrie – vor allem im Back-End-Packaging – getrennt von der SMT-Produktion. Beim Advanced Packaging überschneiden sich ihre Prozesse zum ersten Mal. Die Folge: Neben OSATs können auch klassische Elektronikhersteller der Halbleiterindustrie unter die Arme greifen, um die explodierende Nachfrage nach ultrakompakten, SMT-fähigen Funktionsmodulen zu bedienen. Damit eröffnet sich ein attraktiver Wachstumsmarkt für die Elektronikfertigungsindustrie.
Eine Bestückungslösung wie die SIPLACE CA kann verschiedene Bauformen auffächern, die Bare Dies mit SMT-Komponenten zu kompakten SiPs (Systems-in-Package) auf Wafer- und auch Panel-Ebene kombinieren.
Neben den Bereichen Die & Flip-Chip Bonding bietet ASMPT auch eine komplette Prozesslösung für den Aufbau von Wafer-Level Packages – vom Chip Placement bis hin zur Inspektion, Sortierung und Gurtung der Bauteile.
Mehr Funktionalitäten erfordern mehr Leistung. Häufig wechselnde Belastungen und hohe Temperaturen lassen leitende Verbindungen in der Leistungselektronik schnell altern. Eine Lösung für dieses Problem sind temperaturbeständige Materialien wie Nano-Silberpasten.
Mit dem Silbersintern lassen sich Nano-Silberpartikel so formen, dass sie stabile Verbindungen bilden, ohne zu schmelzen. Die DEK Galaxy kann Silberpaste einfach auftragen. In Kombination mit anderen ASMPT-Lösungen zum Silbersintern, Die-Attach und Wire Bonding können Komponentenhersteller langlebigere IGBTs mit verbesserten elektrischen und thermischen Eigenschaften herstellen.
Mobile Digitalisierung und das Internet der Dinge (IoT) treiben die Miniaturisierung weiter voran. Elektronik muss höher integriert zu immer niedrigeren Kosten und in hoher Qualität produziert werden. Eine Antwort auf diese Herausforderungen gibt das Advanced Packaging: Bare Dies oder Flip Chips werden mit klassischen SMT-Komponenten zu ultrakompakten Systemen integriert (System in Package - SiP).
So lassen sich komplette Funktionsmodule schaffen, die sich als ein Bauteil hocheffizient und zuverlässig in der SMT-Fertigung bestücken lassen.