Advanced Packaging bedeutet, Dies und SMT-Bauelemente zu sogenannten System-in-Package (SiP)-Anwendungen zu kombinieren, sie in Kavitäten im Prozess der Leiterplattenfertigung einzubetten (sog. Embedded PCB) oder die Kontakte von Dies über Wafer-Level-Fan-Out (WLFO)- oder Panel-Level-Fan-Out (PLFO)-Prozesse auffzufächern Ziel ist es, mehr Funktionen auf immer kleinerem Raum unterzubringen, und dies bei schnellstmöglicher Marktreife.
Da die Nachfrage nach immer kleineren IoT-Geräten, Sensoren, Leistungsmodulen und medizinischen Geräten steigt, entdecken immer mehr Hersteller und Branchen das Potenzial dieser Technologie – und wollen daher mehr Leistung und Produktivität mit ihren Fertigungsanlagen erzielen. Genau hier kommt ASMPT ins Spiel: mit unserem Portfolio an fortschrittlichen Packaging-Lösungen.
PVD Wafer ECD Wafer ECD Panel
Mehr Informationen
In der Vergangenheit arbeitete die Halbleiterindustrie – vor allem im Back-End-Packaging – getrennt von der SMT-Produktion. Beim Advanced Packaging überschneiden sich ihre Prozesse zum ersten Mal. Die Folge: Neben OSATs können auch klassische Elektronikhersteller der Halbleiterindustrie unter die Arme greifen, um die explodierende Nachfrage nach ultrakompakten, SMT-fähigen Funktionsmodulen zu bedienen. Damit eröffnet sich ein attraktiver Wachstumsmarkt für die Elektronikfertigungsindustrie.
Eine Bestückungslösung wie die SIPLACE CA kann verschiedene Bauformen auffächern, die Bare Dies mit SMT-Komponenten zu kompakten SiPs (Systems-in-Package) auf Wafer- und auch Panel-Ebene kombinieren.
ASMPT bietet die NUCLEUS Serie für Bare-Die- und Flip-Chip-Bonden an, komplette Prozesslösung für den Aufbau von Wafer-Level Packages – vom Chip Placement bis hin zur Inspektion, Sortierung und Gurtung der Bauteile.